2025 スタンフォード先端材料カレッジ奨学金受賞者発表

2025年度スタンフォード大学先端材料カレッジ奨学金の受賞者が決定しました：

ブラフムドゥッタ・ディクシット
ミネソタ大学ツインシティ校
電気・コンピューター工学科 博士課程3年

ディクシット氏の研究は、タングステン、タンタル、ニオブをベースとした新しい設計を提案しており、スピン軌道トルク（SOT）半導体デバイスの効率を改善し、臨界電流密度を低減する方法を提供しています。彼の研究は、将来の高性能・低消費電力電子デバイスの開発に貴重な示唆を与えるものである。

スタンフォード先端材料カレッジ奨学金は、材料研究と応用において卓越した革新性と知的能力を発揮した優れた若手研究者を表彰するものです。我々は、ブラームドゥッタ・ディクシット氏のこの偉業を心から祝福すると同時に、応募者全員に心から感謝の意を表します。多くの著名な研究者の熱心な参加のおかげで、選考プロセス自体がハイレベルな学術交流となり、材料科学のエキサイティングな未来を垣間見ることができました。

奨学金プログラムの詳細と今後の機会については、こちらをご覧ください。

受賞プロジェクト

受賞者のオリジナル投稿 Brahmdutta_Dixit_Stanford_Advanced_Materials_Scholarship_2025_Submission.pdf

レアメタル・スピントロニクス：決定論的MRAMのためのNi₄WからTaIrTe₄/NbIrTe₄低対称性プラットフォームへ

概要

スピントロニクスは、電荷の制御を超えてデータを保存する、物理学に富んだ魅力的な分野である。電子のスピンを利用して、高耐久性、低エネルギー、低レイテンシーの不揮発性メモリ（NVM）を開発する。図1に示すように、さまざまな世代のMRAMとスイッチング・メカニズム[1]のうち、業界で採用されている磁気ランダム・アクセス・メモリ（MRAM）には、スピン伝達トルク（STT）とスピン軌道トルク（SOT）という2つの主要なクラスがあります。STT-MRAMはこれまで、読み出しと書き込みに同じ経路を使用するため、耐久性に限界があり、ビット誤り率が高いという問題を抱えていました。対照的に、SOT-MRAMは読み出しと書き込みのパスを分離することで、これらの問題を軽減している。SOT-MRAMには、スピン軌道結合（SOC）を生成する重金属チャネルがあり、レアメタルを利用したSOTデバイスは、次世代のNVMや確率論的／AIハードウェアのための超低エネルギー、無電界磁気スイッチングを約束します。

私は現在、Ni4W、PtW（合金 ）などの低対称性重金属や、TaIrTe₄、NbIrTe₄などの低対称性レアメタル半金属カルコゲナイドに 焦点を当てています。これらの高いSOC、大きな仕事関数、豊富な界面化学は、SOT MRAMの決定論的スイッチングを実現するのに役立ちます。

図1: (a) MRAMの世代構成：トグル型、STT型、熱アシスト型、SOT型、光学アシスト型。(b) 対応する動的領域：fs-ps（超高速減磁、スピン緩和、コヒーレント 歳差運動）、ps-ns（スピントルク）、ns-µs（磁壁ダイナミクスとSTT）、そしてそれ以上（熱効果と磁気保持）[1]。

これに基づき、産業界と互換性のあるマグネトロンスパッタリングを用いて、我々は高品質のNi₄W薄膜をエピタキシャル成長させ、0.73という高いSOT効率を報告した 。現在、これを発展させ、タングステンの化学量論的制御によるNi₄Wのフェルミレベル調整と、Ni4Wへのコバルトのドーピングを目標にし、電子状態をスピンホール伝導度（SHC）のピークに合わせることで、SOT効率を向上させ、臨界電流密度を低減させている。並行して、剥離したTaIrTe₄とNbIrTe₄の2Dフレークベースのホールバーデバイスを作製し、その固有の低対称性を利用して、従来とは異なるスピン分極とゲート制御可能なスイッチングを実現している。

論文

タングステン（W）、タンタル（Ta）、ニオブ（Nb）などのレアメタルは、今日最も有望なスピントロニクス・ベースのSOT-MRAMのハイライトである。パーマロイ(Py)やCoFeBなどの極薄強磁性体の隣に置くと、これらの重い元素は強いSOCを通して電荷電流を横方向のスピン電流に変換する。分極された注入スピンは磁石の状態を変化させることができ、これがSOTメモリの基本です。NANDフラッシュのような従来のCMOSベースのNVMと比較して、SOTデバイスは不揮発性、ナノ秒クラスの書き込み、ビットあたりの超低エネルギーを提供し、キャッシュのようなMRAM、エッジAIアクセラレータ、確率的インメモリ・コンピューティングにとって魅力的なものとなっている。

1）高速スイッチングに必要な 臨界電流密度（Jc）、（2）垂直磁気異方性（PMA）デバイスの対称性を破るために必要な外部磁場。この記事では、Ni₄Wと低対称性ワイル半金属（TaIrTe₄とNbIrTe₄）が、前述の問題にどのように直接取り組むかを説明し、私が現在取り組んでいるいくつかのプロジェクトの実験ロードマップの概要を説明しようと思います。最後に、私の研究が、材料科学からデバイス作製、そして産業界への応用まで、どのように橋渡しし、カバーしているかについてお話しします。

1) 対称性の破れを組み込んだNi₄WベースのSOTソース：

図 2 に示す我々の最近の研究（ Advanced Materials Journal の一面に 掲載）[2,3]において、我々は Ni₄W がタングステンに富む金属間化合物であることを発見した。その低対称性結晶方位は多方向スピン蓄積をサポートし、正しくインターフェイスされた場合、垂直磁気トンネル接合（p-MTJ）の無電界スイッチングを可能にする。実用的には、これは永久磁石や外部磁場コイルが不要になることを意味し、面積、信頼性、電力にとって極めて重要である。

対称性を超えて、Ni₄Wは0.73という高いSOT効率を実現できる。功利指数である実効スピンホール角またはダンピング様トルク効率は、フェルミ準位（EF）周辺の電子状態に敏感に依存する。スピンベリーの曲率のピークやバンド構造の「ホットスポット」は、電荷からスピンへの変換を増幅する可能性がある。

図2: Ni₄W(211)/CoFeBの模式図。スピンがいくつかの方向に配向していることが強調されている。(b) Ni₄W正方晶の構造図。(c) Al2O3(0001)/W(2nm)/Ni4W(30nm)/CoFeB(5nm)/capのXRDθ-2θスキャン。挿入図：Ni4W(211)反射のロッキングカーブ（FWHM = 0.084°）。(d) Ni₄Wの従来の（面内）スピンホール角と面外のスピンホール角の主要SOT材料との比較。(e) 同じスタックの逆空間マップ（サファイア座標でプロット）[2]。

2) Wの化学量論とCoの共添加によるフェルミレベルの調整：

現在、私はタングステンの含有量を調整する正孔ドーピングと軽いコバルト（Co）コドープを導入することで、Ni₄Wの EFを系統的に調整している。

図3: Ni₄W(211)のスピンホール角。緑、黄、青はθY、θZ、θXをトレースし、実線と破線の曲線は直交する2つの電流方向を示す。赤の破線は、特定のフェルミ準位で達成可能な最高SHAを示す[2]。

図3に示すように、目標はEFをSHCの最大値（赤破線）に合わせることであり、これにより、(a)減衰様トルク効率が向上する（強磁性体に供給されるスピン電流が増加する）。(b)ナノ秒スイッチングのために Jcを下げる。(c)バックエンド・オブ・ライン(BEOL)集積に必要な低抵抗と熱安定性を維持する。現在、Globalfoundries 社は、BEOL の M4-M5 メタルライン間の 22nm FDX および 28nm HKMG CMOS プラットフォームに STT-MRAM を搭載しています。

3) Ni4W合金とCoドープSOTの研究に対する私のアプローチ：

DCマグネトロンスパッタリングを用いてサファイア基板上にNi₄W (211)を成膜し、非従来型スピン成分を最大化するために報告された方位をターゲットとする。XRD/ロッキングカーブおよび逆空間マッピングにより所望のテクスチャーを確保し、AFMおよびTEMにより界面の品質を評価する。さらに、UPS/XPSでスパッタ薄膜中のNi、W、Coの仕事関数と組成をモニターする。次に、PyやCFBのような強磁性層をスパッタし、SOT測定のために第2高調波ホールとスピントルクFMRを行い、ダンピング様/フィールド様成分を抽出する。さらに、ホールバーやp-MTJを用いて、スイッチング確率対パルス幅、エネルギー-遅延スケーリング、リテンションなどを定量化している。

4) 低対称ウェイル半金属TaIrTe₄とNbIrTe₄のSOT研究：

図4に示すように、層状半金属であるTaIrTe₄やNbIrTe₄のような希少金属TaやNbベースの合金は、本質的に結晶対称性が低い。この低い対称性は、面内電流下での非従来型スピン偏極（OOP z-スピンを含む）を可能にします。これは、対称性の破れた層を追加することなく、無電界スイッチングに役立つ。

図4: (a) ウェール半金属TaIrTe4とNbIrTe4の結晶構造。 (b) CoベースのX線装置によるTaIrTe4のXRDデータ。(c), (d) TaIrTe4/Py/Ruスタックのパターニングされたホールバーデバイスのエッチング前とエッチング後の顕微鏡像。

私はTaIrTe₄とNbIrTe₄フレークを単結晶から 機械的に剥離し、あらかじめパターン化された絶縁性のSi /SiO2基板 上に置き、PyまたはCoFeB強磁性層をスパッタし、電子ビームリソグラフィでホールバーにパターン化しました。これらのホールバーデバイスで、私は第2高調波ホールを行い、一方向スピン磁気抵抗（USMR）信号を測定し、静電ゲート（HfO₂/Al₂O₃誘電体）を探求して、電圧制御磁気異方性と電界効果を変調します。

図5：第2高調波およびUSMR測定用TaIrTe/Py/Ruスタックデバイスのホールバー作製のプロセスフロー。

5) 電圧制御磁気異方性のような電圧制御効果の統合：

我々の最近の研究[4]では、図 6 に示すように、CoFeB/MgO の下の下地層仕事関数を調整することで VCMA を著しく増幅できることを示しました。W/PtxW1-x/CoFeB/MgOスタックでは、Pt含有量の増加により金属の仕事関数が上昇し、平衡状態でCoFeB/MgO界面が電子脱離するため、界面異方性の電界応答が増強される。UPSとXPSにより、仕事関数のシフトと界面電荷移動が確認された。Pt含有量を調整することで、純粋なW制御よりも最大～8倍大きいVCMA係数を達成し、Pt77W23で最高の性能を示した 。

6) 応用と影響：

Ni4W、TaIrTe4、NbIrTe4などの新しい低対称性材料に関する私のプロジェクトは、産業界が SOT-MRAM をキャッシュや組み込みメモリに適応させるのに役立つだろう。これらの希少金属に基づく無電界スタックは、外部電界を除去し、周辺回路を簡素化します。最適化されたドーピングと結晶対称性により、ビットあたりのエネルギーはフェムトジュール領域に達することができ、データセンターの消費電力削減に直接役立ちます。

図6: (a) ゲートホールバー・デバイスの断面概略図。(b) W、Pt₇W₂₃ または Pt と組み合わせた場合のフラットバンド限界における CoFeB のエネルギー準位アライメントと、熱平衡状態における CoFeB/MgO から高仕事関数 PtₓW₁ₓアンダーレイヤーへの電子空乏化の模式図。(c) 下地層として使用したPtxW1-x合金を変化させた場合のKiとVCMAの分布プロット（ボックスプロット）[4]。

これらの新しいSOT-MRAMデバイスは、確率論的コンピューティングやインメモリーコンピューティングにも使用できる。パルス幅とゲート電圧によってスイッチング確率を制御することで、これらのMRAMデバイスはpビットまたは重み付きサンプラーとして機能し、最適化や生成的AIアクセラレータにさらに役立ちます。

CMOSベースのNVMには、宇宙探査活動における放射線の問題がある。SOT-MRAMは、安全で放射線に強い電子機器への道を提供した。磁気ビットはソフトエラーに強く、レアメタルベースのスタックは温度や放射線に強く、航空宇宙にとって重要である。

これらの研究を通じて、我々は次のような成果を期待できる：(i) Ni₄WにおけるSOTを最大化するためのドーパント／化学量論マップ、(ii) 剥離した低対称性半金属における無電界スイッチング、(iii) 信頼性が高く製造可能なSOT MRAMおよび確率論的コンピューティングのための統合経路。より広義には、このプロジェクトは、レアメタル（W、Ta、Nb）をバンド構造レベルでどのように設計すれば、持続可能でインパクトの大きいエレクトロニクスを実現できるかを明らかにし、基礎的なスピントロニクスと実用的なメモリー技術の両方を発展させるものである。

略歴

Brahmdutta Dixitは 、米国ミネソタ州、ミネソタ大学ツインシティーズ校のナノ磁性・量子スピントロニクス研究室の博士課程3 年目の大学院研究員である。デバイス物理学、材料科学、スピントロニクスの分野で、産学合わせて6年の経験を持つ。現在の研究の中心はレアメタル・スピントロニクスで、多方向SOTソースとしてのエピタキシャルNi₄W、トルク効率向上と書き込み電流低減のためのW化学量論とCo共ドーピングによるフェルミレベル調整、無電界スイッチングのための剥離TaIrTe₄/NbIrTe₄ホールバーデバイスなどがある。薄膜成長とXRD/UPS/XPS、ST-FMR、第2高調波ホール、AHE/USMRを統合し、数fJ MRAM動作に向けて電圧制御磁気異方性（VCMA）と電圧制御交換結合（VCEC）を備えたSOTを共同設計している。それ以前は、GlobalFoundries社でデバイス／インテグレーション・エンジニア（14nm FinFET、28nm HKMG、40nm NVMの歩留まりとプロセス改善）、Advanced Micro Devices社（AMD）で先進技術検証インターンを務めた。Devices（AMD）では（3nmや5nm FinFETなどの最先端ノードにおける方法論と歩留まりの相関）。それ以前は、ドイツのヴュルツブルク大学でMBE成長HgTe/CdHgTe/Py 3Dトポロジカル絶縁体スタックの研究に従事。ミゾラム大学の工科大学金メダリストで、Advanced Materials、Advanced Functional Materials、Physics Reports、ACS Nanoに共著論文がある。

参考文献

[1] Dikshit, Surya Narain, Arshid Nisar, Brahmdutta Dixit, et.al. "Optically assisted ultrafast spintronics：A review.". Physics Reports 1140 (2025)：1-46. (IF: 29.5)

[2] Yang, Yifei, Seungjun Lee, Yu-Chia Chen, Qi Jia, Brahmdutta Dixit, et al. "Large Spin-Orbit Torque with Multi-Directional Spin Components in Ni4W.". Advanced Materials (2025)：2416763. (IF: 26.8)

[3] Yang, Yifei, Seungjun Lee, Yu-Chia Chen, Qi Jia, Brahmdutta Dixit et al. "Large Spin-Orbit Torque with Multi-Directional Spin Components in Ni4W (Adv. Mater. 32/2025).". Advanced Materials 37, no.32 (2025): e70089. (カバーページ)

[4] Chen, Yu-Chia, Thomas Peterson, Qi Jia, Yifei Yang, Shuang Liang, Brandon R. Zink, Yu Han Huang, Deyuan Lyu, Brahmdutta Dixit, and Jian-Ping Wang."Large and Tunable Electron-Depletion-Based Voltage-Controlled Magnetic Anisotropy in the CoFeB/MgO System via Work-Function-Engineered Pt x W1-x Underlayers.". ACS nano 19, no. 16 (2025)：15953-15962. (IF: 16.0)